Genéze vzniku této konstrukce je dlouhá a pohnutá. Prvopočátky se tradují do podzimu roku 1999, do dob mé spolupráce s redakcí Amatérského rádia. V tomto časopisu byla uveřejněna část popisu první verze včetně popisu ovládacího programu.

První verze logického analyzátoru (dále jen LA) vycházela z konstrukce nalezené na www stránkách firmy AltaLog Kromě několika standardních TTL obvodů obsahovala GAL 22V10 v kterém byl implementován binární dělič hodinové frekvence a příslušný multiplexer. Zbývající logika LA byla implementována v CPLD ispLSI1016 z produkce firmy Lattice. Nasamplované vzorky byly ukládány do rychlých, 32kB asynchronních SRAM, původně určených do jako cache paměti pro 486ky. Fotografie původní konstrukce z klasických součástek se nezachovala. Na obrázku je druhá revize, která je již částečně osazena SMD obvody. Tuto verzi měla vyrábět jedna nejmenovaná firma. Bohužel ale zanikla.

V létě roku 2000 vznikl funkční vzorek verze s vylepšenými parametry. Binární čítač hodinové frekvence byl nahrazen klasickou časovou základnou 1:2:5 v rozsahu sedmi dekád. Původní, velmi jednoduché osmi bitové obvody trigovací podmínky byly rozšířeny na 16b spolu se zdokonalením jejich funkce. Veškerá logika byla implementována do tří CPLD ispLSI1016.

Během měsíce vznikla další verze. Paměť byla rozšířena na dvojnásobek, došlo k přepracování komunikace s rozhraním LPT portu do režimu EPP. Byl doplněn čítač trigu a rozšířena možnost nastavení velikosti pretrigu. Tyto změny si vynutily nahrazení jednoho ispLSI1016 za ispLSI1032.

I když všechny verze byly funkční (a ta poslední mi v mnoha případech pomohla ), měly mnoho nedostatků. Společným jmenovatelem byly zle dostupné rychlé asynchronní SRAM, relativně vysoká cena CPLD firmy Lattice a komplikovaný plošný spoj.

Trvalo však téměř dva roky, než jsem vytvořit další verzi. Jednak mě k tomu přinutila potřeba jednoduchého LA s 32 kanály. Za druhé došlo k podstatnému poklesu cen CPLD firmy Xilinx a synchronních SRAM. A za třetí jsem chtěl konečně dostát slovu, že dám k dispozici jednoduchý LA za přijatelnou cenu.

A tak vznikl miniLA. Jednoduchý a levný logický analyzátor postavený pouze na dvou integrovaných obvodech - CPLD firmy Xilinx a rychlé synchronní SRAM s organizací 32b x 128k. Po doplnění několika málo součástkami tu je relativně univerzální a výkonný měřící přístroj pro amatérské a poloprofesionální použití.

Základní parametry:

• 32 kanálů
• 128k samplů na kanál
• vstupní rozhodovací úrovně kompatibilní s 3V i 5V logikou
• časová základna 1:2:5 v sedmi dekádách
• maximální vzorkovací frekvence 100MHz (10ns)
• trigovací podmínka pro každý kanál (1, 0, 1->0, 0->1, nevýznamné)
• programovatelný, čtyřbitový čítač trigu
• velikost pretrigu nastavitelná od 0 do 128k v 4k krocích
• externí hodiny
• dva externí trigovací vstupy
• dva externí uvolňovací vstupy
• rychlá komunikace s PC prostřednictvím LPT portu v EPP režimu
• komfortní ovládací program pro platformu WIN, chystá se verze pro Linux

Jak sami vidíte, obvodově je celé zapojení velice jednoduché a v podstatě na něm není co popisovat. Základní frekvence oscilátoru je 100MHz a je použit krystalový oscilátor s PLL firmy Epson. Veškerá logika je implementována do CPLD XC95288XL firmy Xilinx. Na místě paměti vzorků je použita synchronní SRAM CY7C1347B firmy Cypress. Celá konstrukce je napájena 3.3V ze stabilizátoru LM317. Všechny vstupy jsou opatřeny ochrannými (přizpůsobovacími) odpory.

Konstrukce je řešena na dvoustranné DPS. Ze spodní strany jsou umístěny blokovací kondenzátory pod CPLD a SRAM. Všechny ostatní součástky jsou na horní straně. Vstupní kanály jsou vyvedeny po osmicích na MLT konektory. Na stejný typ konektoru je vyveden i vstup externích hodin, trigů a uvolňovacích vstupů